封帽
6 工艺要求
6.1 玻璃熔封、金锡熔封工艺要求
a) 盖板表面应清洁光亮、焊料均匀,无破裂、瓷损、划痕、印迹、翘曲;
b) 基座(可伐框)与盖板的相对位移≤0.3mm;
c) 黑瓷玻璃熔封产品盖板错层X方向位移应小于0.4mm,Y方向位移应小于0.2mm;金锡熔封产品盖板错层X、Y方向位移都应小于0.15mm;
d) 熔封面致密、光洁、无断点、无气孔、无氧化、无焊料堆积;
e) 目检焊环应清洁无污、周边无毛刺、无缺损、无卷曲;
f) 炉体内的保护气体应为干燥氮气,气体应在工作前 30 分钟±5分钟送入炉体。
平行缝焊工艺要求
a) 盖板和封接环要对位准确,不能有偏移;
b) 平行缝焊产品盖板错层X、Y方向位移都应小于0.15mm;
c) 焊接后表面应清洁光亮,无污、无划痕、无变形、无瓷裂;
d) 电路外壳盖板两个边的边缘形成两条平行的、由重叠的焊点组成的连续的鱼鳞状焊缝;
键合
6.6 键合楔形要求
6.6.1 PAD键合区或键合指上的超声楔形键合,宽度大于键合丝直径的1.2倍或小于3.0倍,长度大于键合丝直径的1.5倍或小于6.0倍;
6.6.2 PAD键合区或键合指上的热压楔形键合,宽度大于键合丝直径的1.5倍或小于3.0倍,长度大于键合丝直径的1.5倍或小于6.0倍;
6.6.3 线径在50.8μm或更大的硅铝丝,楔形键合宽度大于键合丝的直径;
6.6.4 楔形键合处劈刀压痕应完全覆盖整个键合丝的宽度。
6.7 键合丝尾丝要求
键合丝的尾丝不得延伸到或接触到任何公共的、未钝化的有源金属区;键合丝的尾丝在PAD键合区的长度不得超过丝径的2倍,在键合指的长度不得超过丝径的4倍。
6.8 键合其它要求
1) 键合必须在水平表面进行,侧面积倾斜面不适用于键合工艺;
2) 搭接区、焊接区、通孔上不应设计为键合区;
3) 可以采用多引线并联的方式提高电流承载能力,多引线键合并联时,键合区尺寸要求在垂直于引线方向按照单根引线所需面积与引线数量的乘积设计;
4) 引线与其它元器件的间距要求。
|
丝径 |
晶圆厚度 |
键合点离晶圆边缘 的最小水平距离 |
外壳侧壁高度 |
键合点到外壳侧壁的 最小水平距离 |
|
小于76.2μm |
≤0.5mm |
350μm |
≤0.5mm |
350μm |
|
0.5mm ~ 1mm |
500μm |
0.5mm ~ 1mm |
500μm |
|
|
≥1mm |
800μm |
≥1mm |
800μm |
|
|
76.2μm |
≤0.5mm |
500μm |
≤0.5mm |
500μm |
|
0.5mm ~ 1mm |
800μm |
0.5mm ~ 1mm |
800μm |
|
|
≥1mm |
1000μm |
≥1mm |
1000μm |
|
|
大于76.2μm |
≤0.5mm |
800μm |
≤0.5mm |
800μm |
|
0.5mm ~ 1mm |
1500μm |
0.5mm ~ 1mm |
1500μm |
|
|
≥1mm |
2000μm |
≥1mm |
2000μm |
针对线径>76.2μm的粗铝丝,满足上述距离的同时,沿着引线两端延长线的方向,至少有一边要留有3mm的断丝距离,断丝距离内应无器件、外壳等阻挡物。
5) 引线在水平面上的投影不允许存在交叉重叠现象。
注:A 如果引线任一端连接在相同的金属化区的情况下除外。
B 超大规模集成电路在多层键合指外壳内的键合除外。
装片
6 工艺要求
6.1 导电胶粘片工艺要求
6.1.1 根据不同芯片和不同封装形式的要求,选择合理的导电胶(QMI2569导电胶适用于采用低温玻璃熔封的电路,JM7000导电胶适用于金锡熔封、平行缝焊且不需要有电连接的电路)。对照封装压焊图的要求,调整芯片的方向,使之正确的粘贴在基座管腔底部的导电胶上。
QMI2569导电胶固化条件(99.99%氮气气氛)
固化温度:200℃±10℃ 固化时间:2h
氮气流量:(9±1)L/min 氮气含水量:≤5PPM
JM7000导电胶固化条件(99.99%氮气气氛)
温度:100℃±10℃(2h)→150℃±10℃(2h)→200℃±10℃(2h)
氮气流量:(9±1)L/min 氮气含水量:≤5PPM 氮气含氧量:≤10PPM
6.1.2 导电胶呈球冠状均匀分布于芯片四周,无尖峰,且分布在管芯高度的1/3~2/3之间,粘接面积100%覆盖芯片的底面积,四周至少有周长75%以上的区域有导电胶包敷,基座管腔内的其余部位及管腿不得有导电胶。
6.1.3 粘接后的芯片表面应无划伤,无缺损,无裂纹,无沾污;粘接材料不得剥落。
6.1.4 固化后的导电胶表面致密,无气孔,无异物。
6.1.5 基座管腔内无异物。
6.1.6 依照 GJB 548B-2005方法2019.2的要求,剪切强度达到该芯片底面积要求。 Z101
a) 当芯片粘接面积大于4.13mm2,应最小承受25N的力或其倍数。
b) 当芯片粘接面积大于或等于0.32mm2,但不大于4.13mm2时,芯片承受的最小应力通过 GJB 548B-2005 方法2019.2的图4 确定。
c) 当芯片的粘接面积小于0.32mm2,应承受的最小力为(0.1倍)时的6N/mm2或(2倍)时的12N/mm2。
6.1.7 芯片边缘距离基座内腔边缘不小于0.3mm(参考值)
6.2 焊接工艺要求
6.2.1 对照封装压焊图的要求,调整芯片的方向,使之正确的焊接在基座管腔底部的焊料上。
6.2.2 焊接后的芯片表面应无划伤,无缺损,无裂纹,无沾污;芯片焊接材料不得剥落。
6.2.3 基座管腔内无异物。
6.2.4 依照 GJB 548B-2005方法2019.2的要求,剪切强度达到该芯片底面积要求。 Z101
a) 当芯片粘接面积大于4.13mm2,应最小承受25N的力或其倍数。
b) 当芯片粘接面积大于或等于0.32mm2,但不大于4.13mm2时,芯片承受的最小应力通过 GJB 548B-2005 方法2019.2的图4 确定。
c) 当芯片的粘接面积小于0.32mm2,应承受的最小力为(0.1倍)时的6N/mm2或(2倍)时的12N/mm2。
Copyright © 2025 西安硅宇微电子有限公司 技术支持:兄弟网络